Первый разряд Q 1 кода регистра памяти содержит информацию о полярности входного сигнала. Определение полярности производится без подачи в точки суммирования эталонных токов (I ). Вторым, третьим и четвертым разрядами кода кодируются номер сегмента характеристики, которому соответствует входной сигнал. В связи с этим во время поиска сегмента посредством трех взвешиваний среди эталонных токов с весами 2 10 , 2 9 , 2 8 , 2 7 , 2 6 , 2 5 , 2 4 и 0 условных единиц отыскивается ближайший ко входному сигналу меньше его по величине (условная единица - ток соответствующий наименьшему шагу характеристики кодера). Указанные эталоны соответствуют граничным точкам сегментов. Поиск начинается со среднего по номеру сегмента - с входным сигналом сравнивается эталон 2 7 у.е. В соответствии с решением компаратора“0” или “1” производится переход к эталону 2 9 у.е. либо к эталону 2 5 у.е,; далее - обусловленный следующим решением компаратора переход к одному из эталонов – 2 10 , 2 8 , 2 6 , 2 4 у.е. и т.д.

Разрядами с 5-го по 8-й кодируется номер одного из 16 шагов на сегменте, в пределах которого находится входной сигнал. Определение номера шага на сегменте ведется начиная со старшего по весу для данного сегмента эталона к младшему.

Включение эталонных токов производится с помощью логики управления БЭК. Входными сигналами логики являются 8 разрядов кода (Q 1….. Q 8) поступающие с выходов триггеров регистра памяти. Логика преобразует 7 разрядов (0 2 ….. Q 8) этого линейного кода в II разрядов линейного кода для управления БЭК. От состояния триггера первого разряда (Q 1) зависит подключение БЭК соответствующей полярности для формирования биполярной характеристики квантования.

На каждое из 8 взвешиваний отводится время равное полупериоду частоты 2048 кГц.

Выходной сигнал кодера формируется последовательным считыванием кода (Q 1…… Q 8) с выходов триггеров регистра памяти.

Четные разряды кода считываются с инверсных выходов триггеров.

В кодирующем устройстве предусмотрена автоматическая коррекция "нуля" кодера, которая осуществляется во время 0 и 16 канальных интервалов. В эти моменты на входе кодера отсутствует АИМ-сигнал. В схеме выборки и хранения фиксируется напряжение выборки, которое принимается за “нуль”. Далее, компаратор определяет знак смещения на своих входах по отношению к "нулевому" входному сигналу. Смещение обусловлено разбросом и дрейфом параметров элементов устройства выборки и хранения, схемы ввода и компаратора. На основании решения компаратора в узле управления работой кодера определяется сигнал коррекции соответствующего знака и корректор нуля производит изменение напряжения на накопительной емкости. Напряжение на накопительной емкости определяет, в свою очередь, начальный ток схемы ввода, причем, изменение начального тока схемы ввода уменьшает смещение на входах компаратора.

Структурная схема декодера

Структурная схема декодера приведена на рисунке 18 и включает в себя следующие узлы:

• преобразователь последовательного кода в параллельный, осуществляющий преобразование каждой 8-разрядной кодовой группы, поступающей последовательно во времени на вход декодера, в параллельную;
• регистр памяти, запоминающий результат преобразования последовательного кода в параллельный и формирующий длительность выходного сигнала;
• два блока эталонов кодека, формирующих сумму эталонных токов, каждая из которых соответствует определенному шагу квантования характеристики кодера; БЭК декодера аналогичны по структуре БЭК кодера, но количество источников эталонных токов в них на один больше, чем в кодере;
• логику управления БЭК, преобразующую восьмиразрядную кодовую группу, хранящуюся в регистре памяти, в двенадцатиразрядную группу, управляющую работой БЭК;
• дифференциальный усилитель, объединяющий однополярные последовательности сумм эталонных токов, поступающие с выходов БЭК в биполярную последовательность выходных АИМ-сигналов;
• элемент задержки, предназначенный для коррекции временного положения группового ИКМ-сигнала относительно разрядных последовательностей.

Преобразование кодовой группы в АИМ-сигнал (декодирование) происходит следующим образом.

Символы кодовой группы последовательного кода записываются в регистр преобразователя последовательного кода в параллельный. С поступлением на вход последнего символа кодовой группы на выходе преобразователя образуется полная кодовая группа параллельного кода, которая переписывается в регистр памяти. После перезаписи кодовой группы начинается формирование следующей кодовой группы параллельного кода, а регистр памяти в течении промежутка времени равного длительности выходного АИМ-импульса, декодера, хранит предыдущую кодовую группу.

Логика управления БЭК в соответствие с информацией о полярности и амплитуда закодированного данной группой сигнала включает в одном из БЭК необходимые для формирования выходного уровня эталонные точки.

Выходные токи БЭК создают на сопротивлениях нагрузок напряжения которые подаются на входы дифференциального усилителя. На выходе дифференциального усилителя воспроизводятся АИМ - импульсы, с точностью до ошибки кантования воспроизводящие закодированный сигнал. Далее АИМ - последовательность с выхода декодера поступает на приемную часть индивидуального преобразования.

Целесообразность использования регистров сдвига для построения циклических кодеров и декодеров объясняется структурой циклических кодов. При несистематическом кодировании циклических кодов для формирования кодового слова с надо соответствующий информационный многочлен умножить на фиксированный порождающий многочлен Эту операцию можно реализовать на КИО-фильтре над Такой кодер для (15, 11)-кода Хэмминга представлен на рис. 6.1.3. Для кодирования непрерывного потока информационных битов последовательностью слов (15, 11)-кода Хэмминга информационная последовательность просто разбивается на блоки но 11 битов, каждый блок дополняется «прокладкой» из четырех нулей, а результирующий поток битов пропускается через КИО-фильтр. На выходе получается последовательность непересекающихся 15-битовых слов кода Хэмминга Такой кодер, показанный на рис. 6.14, очень прост, но кодовые слова оказываются несистематическими.

Для получения слов кода в систематическом виде надо воспользоваться другим кодером. Поместим информационные биты в старшие разряды кодового слова и подберем проверочные символы так, чтобы получить допустимое кодовое слово. Кодовое слово записывается в виде

Для реализации систематического кодера используется цепь деления на Для (15, 11)-кода Хэмминга

соответствующее устройство показано на рис. 6.15. Одиннадцать информационных битов, занимающих старшие разряды, вводятся слева в цепь деления на Умножение на учитывается временем работы цепи. Первый бит понимается как коэффициент при Деление не начинается до тех пор, пока не выполнены четыре тактовых сдвига, так что первые четыре бита оказываются записанными в разрядах регистра сдвига. Поэтому ниже цепи деления в устройство включен буфер из четырех разрядов, так, что первые четыре бита начинают поступать в канал одновременно с началом деления. После 11 тактов работы все 11 информационных битов поданы в канал, деление закончено и

Рис. 6.13. Несистематический кодер для (15, 11)-кола Хэмминга.

Рис. 6. 14. Кодирование длинного потока битов.

Рис. 6.15. Систематический кодер для (15, 11)-кода Хэмминга.

вычисленный остаток готов для подачи в канал в качестве проверочных символов. В течение этих последних четырех тактов работы цепь обратной связи в устройстве деления разомкнута. В общей сложности полное кодирование занимает 19 тактов.

Можно несколько ускорить кодирование, удалив первые четыре такта. Такой кодер изображен на рис. 6.16. Чтобы понять эту схему, нужно заметить, что поступающие информационные символы не вводятся немедленно для выполнения деления на , а поступают тогда, когда необходимо сформировать сигнал обратной связи. Таким образом, обратная связь в устройстве на рис. 6.16 такова же, как и в устройстве на рис. 6.15. Далее, так как последние биты многочлена всегда равны нулю, то ничего не случится, если мы прибавим их к остатку от деления. Таким образом, остаток, вычисляемый устройством на рис. 6.16, равен остатку, вычисляемому устройством на рис. 6.15, но вычисление происходит только за 15 тактов, что, конечно, удобнее.

Рис. 6.16. Другой систематический кочер для (15, 11)-кода Хэмминга.

Теперь обратимся к декодеру. В канал поступаю! коэффициенты многочлена с К ним прибавляется многочлен ошибок На выходе канала принимаемся многочлен

В § 5.2 была описана очень простая но идее процедура декодирования, основанная на просмотре таблицы. Принятая последовательность делится на и остаток отделения полагается равным синдромному многочлену. Синдромный многочлен используется для выбора из таблицы оценки для многочлена ошибки. В двоичном случае синдром можно использовать непосредственно как адрес хранящейся в таблице оценки вектора ошибок

Кодир. устройство предназначено для преобразования отсчётов напряжения сигнала U в эквивалентную кодовую комбинацию (или число N). В зависимости от вида функции преобразования N=φ(U) кодеры классифицируются по вариантам:

1) кодеры с линейной шкалой квантования, когда N=k*|U/Δ|, k=const,Δ=const (на рис-1);

2) кодеры с нелинейной шкалой квантования N≠k*|U/Δ| (на рис-2).

По принципу действия различают след. Типы кодеров: а) кодеры последовательного счёта; б) кодеры с поразрядным взвешиванием; в) матричные кодеры.

Линейные кодеры последовательного счёта строится по схеме рис 13.9, где 1 - широтно-импульсный модулятор; 2 – схема И; 3 – генератор импульсов; 4 – последовательный счётчик импульсов; 5 – буферная память. Входной АИМ сигнал U 1 преобразуется в ШИМ сигнал U 2 . Длительность импульсов ШИМ сигнала τi пропорциональна амплитуде импульсов входного АИМ сигнала. Модулированные по длительности импульсы подаются на первый вход логической ячейки И, на второй вход которой подаётся последовательность коротких импульсов U 3 от генераторного оборудования. На выходе ячейки И получим пачки импульсов U 4 ; количество импульсов в каждой пачке Ni пропорционально длительности импульсов ШИМ и, следовательно, пропорционально амплитуде отсчётных импульсов АИМ сигнала U 1 . Далее сигнал U 4 поступает на последовательный счётчик. Структ. схема счётчика вместе с буфером памяти на рис 13.11. Ячейки последовательного счётчика на триггерах Т1-Тm производят счёт импульсов, содержащихся в каждой пачке, и после считывания состояний ячеек счётчика формируется двоичная m-разрядная кодовая группа в параллельном коде. По окончании процесса счёта перед поступлением на счётчик следующей пачки импульсов производится сброс ячеек счётчика (опустошение), и он готов для дальнейшего счёта. Такой счётчик рассчитан на максимальное число импульсов Nmax=2 m , где m – число символов в кодовой комбинации. Триггеры Т1’, Т2’,…,Тm’ являются триггерами промежуточной памяти и относится к блоку буферной памяти. Сигнал от этих триггеров подаётся далее на логические ячейки И1-Иm, на другой вход которых поступают соответствующие импульсы y1-ym опроса состояния буферной памяти. Выходы ячеек И подсоединены ко входу многовходовой логической ячейки ИЛИ, на входе которой получаем ИКМ сигнал в последовательном коде.

Среди достоинств кодера линейного счёта можно назвать простоту, надёжность и повышенную точность работы. К недостаткам – необходимы логические элементы с высоким быстродействием, определяемым величиной F0 (частота поступления счётных импульсов).

Линейные декодеры.

Декодирование цифрового сигнала состоит в преобразовании кодовых групп цифрового сигнала (ЦС) в последовательность выборок соответствующей амплитуды. Известны различные варианты построения линейных декодеров. Наиболее часто применяются декодеры взвешивающего типа. Они могут быть построены на основе последовательной или параллельной обработки импульсов кодовых групп. Очевидно, что во втором случае скорость работы функциональных узлов декодера уменьшается в m раз. Поэтому практическое применение находят декодеры параллельного кода. Взвешивающий декодер состоит преобразователя последовательного кода в параллельный – 1, выполненного на триггерах по схеме рис. 13.11 (без схем И, ИЛИ), и блока эталонных напряжений – 2. Суммарное напряжение на выходе декодера с учётом всех символов кодовой группы будет. Для уменьшения ошибки квантования к этому напряжению добавляется напряжение величиной Uэтm/2. Практически это делается с использованием блока эталонов.

Конец работы -

Эта тема принадлежит разделу:

Сигналы электросвязи и методы их описания. Параметры и характеристики первичных сигналов электросвязи

МСП комплекс техн средств обеспечивающих одновременную и независимую передачу инф и от большого числа абонентов.. Первичные каналы e t eN t от абонентов n абонентов поступает на вход.. Структ схема АСП в состав обор я окон станций МСП с ЧРК входят..

Если Вам нужно дополнительный материал на эту тему, или Вы не нашли то, что искали, рекомендуем воспользоваться поиском по нашей базе работ:

Что будем делать с полученным материалом:

Если этот материал оказался полезным ля Вас, Вы можете сохранить его на свою страничку в социальных сетях:

Все темы данного раздела:

Сигналы электросвязи и методы их описания. Параметры и характеристики первичных сигналов электросвязи
Рассмотрим осн параметры сигналов как числовые хар-ки моделированного случайного процесса. Пост составляющая сигнала – среднее значение случ процесса. Переменная сост-ая – центрир

Уровни передачи
Уровенем передачи в нек. точке канала наз. log-ое преоб-е отношения энерг-ого пар-ра S к отсчетному значению этого же пар-р S0. В общем случае правило преобразования опред-ся формулой: р

Параметры и характеристики типовых каналов и трактов
Св-ва каналов и их кач-во опр. след-ми пар-ми и хар-ми: 1)Zвх и Zвых и их допуст. отклонение от номин-х знач-й. Отклонение Zвх и Zвых оценив-ся к-том отражения: , Zн-номин-е, Zр – реальное

Построение каналов двухстороннего действия. Канал ТЧ. Дифференциальная система. Устойчивость двухсторонних каналов
Каналы 2х стороннего действия необходимы для возможности осуществления телефонных разговоров. Поскольку для передачи телефонных сигналов используются каналы ТЧ, то они д.б. двусторонними. Все канал

Группообразование в МСП с ЧРК. Методы формирования спектров групп каналов
Для исп-я типовой преобр-й апп-ры и обеспечения как национальной, так и межд-й связи принято след-е стандартное группообр-е: ПГ – 12 каналов ТЧ (60-108кГц), ВГ 5 ПГ (312-552), ТГ – 5 ВГ (812-2044),

Формирование линейных спектров частот МСП с ЧРК. Построение линейных трактов МСП с ЧРК
При выборе граничных частот линейного спектра необх. учитывать тип направляющей среды. В системах с МСП исп-ся коаксиальный кабель, нижняя граничная частота лин. спектра выбирается из условия обесп

Каналообразующая аппаратура МСП с ЧРК. Структурные сх СИП-60 и СИП-300
КОА явл-ся типовой д/всех МСП с ЧРК, что позволяет упростить и удешевить их произ-во и эксплуатацию. КОА размещается на стойках: индивидуальных преобразователей (СИП), первичных преоб-й (СПП), втор

Принципы построения МСП с ВРК. Преимущества ЦСП перед АСП. Иерархия ЦСП
Основа построения всех м/дов с ВРК явл-ся теорема дискретизации Котельникова, в соответствии с к-ой непрерывный первичный сигнал a(t) с ограниченной шириной спектра мб передан с помощью последовате

Принципы построения систем передачи с ВРК.
Основой построения всех МСП с ВРК явл-ся теорема дискретизации Котельникова, в соотв-вии с к-рой непрерывный первичный сигнал с ограниченной шириной спектра м.б. восстановлен по его отсчётам, взяты

Дискретизация непрерывного сигнала. Спектр АИМ сигнала. Искажения дискретизации. Дискретизация групповых сигналов
В СП с ВРК используется АИМ. Различают АИМ 1ого рода и 2ого рода. При АИМ-I амплитуда отсчётов изменяется в соответствии с изменениями модулирующего сигнала. При АИМ-II амплитуда отсчёта постоянна

Кодирование квантованных сигналов. Типы кодов. Линейное и нелинейное кодирование
Применяют следующие коды: симметрично-двоичный, натуральный двоичный, код Грея. Симметричный используется при кодировании двуполярных сигналов. Для положительных отсчётов знак «1», для отрицательны

Временной спектр ИКМ-30, ИКМ-120
Цикл передачи – интервал времени, в течение к-го передаются кодовые комбинации всех каналов ЦСП, а также символы необх. служебных каналов. 1) ИКМ-30: длительность цикла равна периоду дискр

Генераторное оборудование ЦСП. Устройства тактовой синхронизации ЦСП. Выделители тактовой частоты. Фазовые дрожания
ГО обеспечивает формирование и распределение импульсных последовательностей управляющих процессами дискретизации, кодирования, ДК, ввода служебных сигналов на определённые позиции циклов передачи и

Структура линейного тракта ЦСП по электрическим кабелям.
ЦЛТ содержит передающее и прие-ое обор-ие оконечных пунктов (ОЛТ-ОП),участки направл-щей среды(НС) и линейные регенераторы (РЛ),размещенные в регенерационных пунктах (РП),которые могут быть не обсл

Нормирование параметров качества линейных трактов ЦСП
Нормирование параметров ЦСП осуществляется посредством создания номинальных цепей канала ТЧ и ОЦК.MaXпротяженность НЦ ОЦК ЕСС РФ составляет 13900 км. Номинальная цепь ОЦК имеет структуру,

Оборудование ОГМ-11. Плата ОК-110.
Плата примен. на ТФОП и предназн. для: 1)Транзита сигналов в диапазоне 0,3-3,4кГц м/у аналог. и цифровой АТС, ч/з блок ОГМ-11 по 2м телеф. каналам. 2)Транзита лин. сигналов взаимо

Принципы построения линейных трактов ВОСП.
Структурная схема цифровой волоконно-оптической системы передачи. В состав ВОСП входят следующие устройства: ·Каналообразующее оборудование передачи (КОО), обеспечивающее формирование опре

Методы уплотнения ВОСП.
В основе м/дов уплотнения ВОЛС лежит процесс мультиплексирования. По способу мультиплексирования ВОЛС делятся: - ВОЛС с частотным или гетеродинным упл-ем; - ВОЛС с временным упл-е

Оптич. пер-ки и прием-ки ВОСП выполн. в виде модулей, в сост. к-х входят ист-ки и пр-ки оптич. изл-я, а также эл. схемы обработки эл.сигналов. Структурная схема ПОМ (передающего оптического модуля)

Методы модуляции оптической несущей
Модуляция ОИ, к-ая явл-ся переносчиком данных м.б. осуществлена следующими способами: непосредственной модуляцией оптической несущей цифровым сигналом; модуляцией с исп-ем промежуточной поднесущей,

Типы оптических модуляторов.
Действия ОМ основаны на использовании различных физических эффектов, получаемых при прохождении ОИ в средах, имеющих кристаллическую структуру. Широко используются акусто-оптические и элек

Регенераторы оптического сигнала. Оптические усилители.
По методу восстановления ОС ретрансляторы делятся на повторители (регенераторы) и оптические усилители(ОУ). Повторители – преобразуют ОС в электрический, восстанавливают форму, амплитуду,

Одними из очень важных элементов цифровой техники, а особенно в компьютерах и системах управления являются шифраторы и дешифраторы.

Когда мы слышим слово шифратор или дешифратор, то в голову приходят фразы из шпионских фильмов. Что-то вроде: расшифруйте депешу и зашифруйте ответ.

В этом нет ничего неправильного, так как в шифровальных машинах наших и зарубежных резидентур используются шифраторы и дешифраторы.

Шифраторы.

Таким образом, шифратор (кодер), это электронное устройство, в данном случае микросхема, которая преобразует код одной системы счисления в код другой системы. Наибольшее распространение в электронике получили шифраторы, преобразующие позиционный десятичный код, в параллельный двоичный. Вот так шифратор может обозначаться на принципиальной схеме.

К примеру, представим, что мы держим в руках обыкновенный калькулятор, которым сейчас пользуется любой школьник.

Поскольку все действия в калькуляторе выполняются с двоичными числами (вспомним основы цифровой электроники), то после клавиатуры стоит шифратор, который преобразует вводимые числа в двоичную форму.

Все кнопки калькулятора соединяются с общим проводом и, нажав, к примеру, кнопку 5 на входе шифратора, мы тут же получим двоичную форму данного числа на его выходе.

Конечно же, шифратор калькулятора имеет большее число входов, так как помимо цифр в него нужно ввести ещё какие-то символы арифметических действий, поэтому с выходов шифратора снимаются не только числа в двоичной форме, но и команды.

Если рассмотреть внутреннюю структуру шифратора, то несложно убедиться, что он выполнен на простейших базовых логических элементах .

Во всех устройствах управления, которые работают на двоичной логике, но для удобства оператора имеют десятичную клавиатуру, используются шифраторы.

Дешифраторы.

Дешифраторы относятся к той же группе, только работают с точностью до наоборот. Они преобразуют параллельный двоичный код в позиционный десятичный. Условное графическое обозначение на схеме может быть таким.

Или таким.

Если говорить о дешифраторах более полно, то стоит сказать, что они могут преобразовывать двоичный код в разные системы счисления (десятичную, шестнадцатиричную и пр.). Всё зависит от конкретной цели и назначения микросхемы.

Простейший пример . Вы не раз видели цифровой семисегментный индикатор, например, светодиодный. На нём отображаются десятичные цифры и числа к которым мы привыкли с детства (1, 2, 3, 4...). Но, как известно, цифровая электроника работает с двоичными числами, которые представляют комбинацию 0 и 1. Что же преобразовало двоичный код в десятичный и подало результат на цифровой семисегментный индикатор? Наверное, вы уже догадались, что это сделал дешифратор.

Работу дешифратора можно оценить вживую, если собрать несложную схему, которая состоит из микросхемы-дешифратора К176ИД2 и светодиодного семисегментного индикатора, который ещё называют «восьмёркой». Взгляните на схему, по ней легче разобраться, как работает дешифратор. Для быстрой сборки схемы можно использовать беспаечную макетную плату .

Для справки. Микросхема К176ИД2 разрабатывалась для управления 7-ми сегментным светодиодным индикатором. Эта микросхема способна преобразовать двоичный код от 0000 до 1001 , что соответствует десятичным цифрам от 0 до 9 (одна декада). Остальные, более старшие комбинации просто не отображаются. Выводы C, S, K являются вспомогательными.

У микросхемы К176ИД2 есть четыре входа (1, 2, 4, 8). Их ещё иногда обозначают D0 - D3 . На эти входы подаётся параллельный двоичный код (например, 0001). В данном случае, двоичный код имеет 4 разряда. Микросхема преобразует код так, что на выходах (a - g ) появляются сигналы, которые и формируют на семисегментном индикаторе десятичные цифры и числа, к которым мы привыкли. Так как дешифратор К176ИД2 способен отобразить десятичные цифры в интервале от 0 до 9, то на индикаторе мы увидим только их.

Ко входам дешифратора К176ИД2 подключены 4 тумблера (S1 - S4), с помощью которых на дешифратор можно подать параллельный двоичный код. Например, при замыкании тумблера S1 на 5 вывод микросхемы подаётся логическая единица. Если же разомкнуть контакты тумблера S1 - это будет соответствовать логическому нулю. С помощью тумблеров мы сможем вручную устанавливать на входах микросхемы логическую 1 или 0. Думаю, с этим всё понятно.

На схеме показано, как на входы дешифратора DD1 подан код 0101. На светодиодном индикаторе отобразится цифра 5. Если замкнуть только тумблер S4, то на индикаторе отобразится цифра 8. Чтобы записать число от 0 до 9 в двоичном коде достаточно четырёх разрядов: a 3 * 8 + a 2 * 4 + a 1 * 2 + a 0 * 1 , где a 0 - a 3 , - это цифры из системы счисления (0 или 1).

Представим число 0101 в десятичном виде 0101 = 0*8 + 1*4 + 0*2 + 1*1 = 4 + 1 = 5 . Теперь взглянем на схему и увидим, что вес разряда соответствует цифре, на которую умножается 0 или 1 в формуле.

Дешифратор на базе технологии ТТЛ - К155ИД1 использовался в своё время для управления газоразрядным цифровым индикатором типа ИН8, ИН12, которые были очень востребованы в 70-е годы, так как светодиодные низковольтные индикаторы ещё были очень большой редкостью.

Всё изменилось в 80-е годы. Можно было свободно приобрести семисегментные светодиодные матрицы (индикаторы) и среди радиолюбителей прокатился бум сборки электронных часов. Самодельные электронные часы не собрал для дома только ленивый.

Принципиальная электрическая схема кодера Хэмминга

Принципиальная электрическая схема кодера Хэмминга с поэлементным формированием проверочных элементов кода (7,4) приведена на рисунке 5. Эта схема построена в соответствии с выражениями, полученными в п. 3.6 или в соответствии с проверочной матрицей данного кода записанной в п. 3.8. Кодер включает в себя: сдвигающий регистр, осуществляющий преобразование параллельного кода в последовательный, и логические элементы сложения по модулю два, которые осуществляющие формирование проверочных символов. Количество этих элементов определяется количеством проверочных элементов кодовой комбинации.

Рисунок 5 - Принципиальная электрическая схема кодера Хэмминга (7,4)

Принципиальная электрическая схема декодера Хэмминга

Декодер Хэмминга должен не только произвести проверку на верность принятой комбинации, но и при наличии ошибки должен осуществить ее исправление, поэтому декодер содержит две части: схему определения синдрома и схему исправления ошибки. Кроме того декодер содержит регистр, который служит для преобразования последовательного кода в параллельный. Принципиальная электрическая схема декодера представлена на рисунке 6. Схема определения синдрома кода состоит из логических элементов сложения по модулю два. В них осуществляется определение проверочных символов b i ’’ в соответствии с принятыми информационными символами a i ’ и проверочной матрицей. В следующих сумматорах по модулю два осуществляется сложение принятых проверочных элементов с полученными на приеме, в результате чего получают синдром кода С i . Схема исправления ошибки состоит из логических элементов И, в которых формируется сигнал ошибки для ошибочного разряда, и логических элементов сложения по модулю два, в которых и осуществляется исправление ошибочного разряда (его инвертирование). Количество элементов И и сумматоров по модулю два определяется количеством информационных элементов кодовой комбинации, т. к. ошибка в проверочной части не приводит к искажению сообщения и в дальнейшей обработке эта часть не участвует. Элементы НЕ, на входах элементов И предотвращают формирование ложных сигналов ошибки для элементов а 1 , а 2 и а а при появлении синдрома вида 111.

Рисунок 6 - Принципиальная электрическая схема декодера Хэмминга (7,4)

Принципиальная электрическая схема кодера циклического кода

Принципиальная электрическая схема кодера циклического кода (7,4) приведена на рисунке 7.

Рисунок 7 - Принципиальная электрическая схема кодера циклического кода (7,4)

Кодер построен на многотактном фильтре (МФ) в качестве которого используется регистр. Количество D-триггеров в МФ соответствует степени порождающего полинома. Также в состав МФ входят логические элементы сложения по модулю два, их количество на один меньше ненулевых членов порождающего полинома. Данные элементы располагаются на месте нулевого члена порождающего полинома и после триггера соответствующего члену х 0 . В данной схеме МФ соответствует полиному G(x)=х 3 +х 2 +х 0 . Также в схему кодера входит два ключа в качестве которых используются логические элементы И, тактового RS-триггера и логического элемента ИЛИ.

Формирование кодовой комбинации на выходе схемы происходит за 7 тактов. За первые четыре такта на выход поступают информационные разряды: тактовые импульсы подаются на установочный вход единицы «S» RS-триггера, в результате чего открывается ключ К1 и входные информационные разряды через элемент ИЛИ поступают на выход. Одновременно информационные разряды поступают в МФ где осуществляется вычисление проверочных разрядов. С пятого по седьмой такты формируются проверочные разряды. При этом тактовые импульсы подаются на установочный вход нуля «R» RS-триггера. Ключ К1 закрывается а К2 открывается и проверочные разряды из МФ через К2 и элемент ИЛИ поступают на выход.

Принципиальная электрическая схема декодера циклического кода

Принципиальная электрическая схема декодера циклического кода (7,4) представлена на рисунке 8.

Рисунок 8 - Принципиальная электрическая схема декодера циклического кода (7,4)

Данный декодер способен только обнаруживать ошибки и не способен их исправлять. В его состав входят так же как и в кодер тактовый RS-триггер, два ключа К1 и К2, элемент формирования ошибки ИЛИ и декодирующий регистр, принцип построения которого аналогичен построения МФ кодера. Кроме того устройство содержит буферный регистр состоящий из D-триггеров и логических элементов И у которых один из входов инверсный.

За первые четыре такта информационные разряды поступающей кодовой комбинации, через К1, записываются в буферный регистр: Тактовые импульсы поступают на установочный вход единицы «S» RS-триггера и К1 открывается. Одновременно разряды кодовой комбинации поступают в декодирующий регистр, где вычисляется синдром. Если синдром кода не равен нулю, то схема или формирует сигнал ошибки «1», который поступает на вход К2. За 5 -7 такты открывается К2 и закрывается К1. В случае ошибки на входе и выходе К2 действуют единицы, а следовательно логические элементы И в схеме буферного регистра закрыты и информация хранимая в регистре стирается. Если же комбинация принята верно, т. е. синдром равен нулю, то информационные разряды поступают на выход декодера и используются для дальнейшей обработки.

Принципиальная электрическая схема декодера мажоритарного циклического кода

Принципиальная электрическая схема декодера мажоритарного кода (7,3) представлена на рисунке 9.

Рисунок 9 - Принципиальная электрическая схема декодера циклического мажоритарного кода (7,4)

Декодер включает в себя буферный регистр и схему вычисления линейных выражений. Количество ячеек буферного регистра соответствует разрядности кодовой комбинации Bip(x). Схема вычисления линейных выражений содержит логические элементы сложения по модулю два и мажоритарные элементы (М). Количество логических элементов соответствует количеству линейных выражений кода, а количество мажоритарных элементов соответствует разрядности информационной части комбинации, т. е. разрядности Ai(x).

В начале цикла вся кодовая комбинация Bip(x)’ через ключ (К) записывается в ячейки буферного регистра, причем, старший разряд а 1 ’ записывается в триггер Т1, а 2 ’ в Т2, а 3 ’ в Т3, а 4 ’ в Т4, b 1 ’ в Т5, b 2 ’ в Т6, b 3 ’ в Т7. Затем ключ размыкается и происходит вычисление линейных выражений для всех информационных символов. Результаты вычисления поступают в мажоритарные элементы. Кроме этих выражений в соответствующие мажоритарные элементы поступают символы тех разрядов, для которых определяются линейные выражения. Мажоритарные элементы выносят решения о принятых символах а i . Затем информационная комбинация Аi(х) поступает на выход декодера.